(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-196656

(43)公開日 平成6年(1994)7月15日


(51) Int.Cl. <sup>5</sup> H 0 1 L 27/108 G 1 1 C 11/401	識別記号	庁内整理番号	FI	技術表示箇所
29/00	301 B	6866-5L		
		7210-4M	H01L	27/10 3 2 5 T
		6866-5L	G11C	11/34 3 7 1 D
			審査請求 有	請求項の数2(全 4 頁) 最終頁に続く
(21)出願番号	<b>特顧平4-263348</b>		(71)出願人	000004237
				日本電気株式会社
(22)出願日	平成4年(1992)10月1日			東京都港区芝五丁目7番1号
			(72)発明者	杉林 直彦
				東京都港区芝五丁目7番1号日本電気株式
				会社内
			(72)発明者	成竹 功夫
				東京都港区芝五丁目7番1号日本電気株式
		•		会社内
			(72)発明者	<b>侯野</b> 達也
				東京都港区芝五丁目7番1号日本電気株式
				会社内
			(74)代理人	弁理士 京本 直樹 (外2名)
			1	

## (54) 【発明の名称】 ダイナミックRAM

## (57)【要約】

【目的】 2重ワード線方式を用いたダイナミックRA Mにおいて、不良セルの置換を効率よく行う。

【構成】 不良セル置換用のセルを専用のサプアレイ 1、2に入れ、そのサプアレイを通常のサプアレイ10 より小さく作ることにより、2重ワード線方式において置換する単位が大きくなったことによる面積オーバーへッドを減らす。



(2)

特開平6-196656

1

#### 【特許請求の範囲】

【請求項1】 2重ワード線方式を用いたダイナミック RAMにおいて、不良セル置換用のセルを専用のサプア レイに入れ、そのサプアレイを通常のサプアレイより小 さく作ることを特徴とするダイナミックRAM。

【請求項2】 行方向の置換は、メインワード線単位で 行うことを特徴とする請求項1に記載のダイナミックR AM。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、2 重ワード線方式を用いたダイナミック R A M の不良セルの置き換えに関する。

[0002]

【従来の技術】最近ダイナミックRAMは、金属配線の 微細化の困難を解決するために2重ワード線方式をとり いれている。このことは、1992シンポジウムオンV LSIサーキット予稿(Sym. on VLSI Ci rcuit Digest of Technical

Papers)PP112-113に述べられてい 20る。2重ワード線方式を用いたダイナミックRAMの構成図を図2に示す。

【0003】2重ワード線方式では、相補のメインワード線20に対し4本のサプワード線22が走る。

【0004】従来のダイナミックRAMの冗長方式では、各サプアレイ毎に冗長セルを入れていた。(図3)これは、ジャーナルオプソリッドステートサーキット(Jour. of Solid State Circuits)VOL. 26 PP12-17 (JAN. 1991)に述べられている。しかし、従来の冗長方式で 30は、各サプアレイ毎の不良箇所の数が同じではないので置換セルがすべて使われることはほとんどなかった。

【0005】一方、2重ワード線方式では、メインワード線1組分(サプワード線4本分)を一度に置換する必要があり、通常のダイナミックRAMのサプアレイ当たりのワード線本数512本に対して無視できない数となってきた。サプアレイ当たりのワード線本数が512本、サプアレイが32行ある16Mbit DRAMの場合、置換メインワード線を、サプアレイ当たり4本入れると、一つのサプアレイ当たりのサプワード線が存在することになる。

[0006]

【発明が解決しようとする課題】この従来のダイナミックRAMの冗長方式では、置換セルが各サプアレイに入っているため、また、2重ワード線方式のDRAMでは一度に置換するセルの単位ば大きくなるため、チップの面積が大きくなってしまうという問題があった。しかも、各サプアレイに含まれる不良の数は一定でないのでほとんどの置換セルは使われないという問題もあった。

[0007]

【課題を解決するための手段】本発明のダイナミックRAMでは、置換用のセルのみが入り、通常のサプアレイより小さいサプアレイを備えている。

2

[0008]

【実施例】次に本発明について図面を参照して説明す ス

【0009】図1が本発明実施例1を説明する。

【0010】ローリダンダンシサプアレイ1は、通常の 10 セルアレイの端のセンスアンプ列とリタンダンシセンス アンプ列3の間に位置する。このリダンシサプアレイ1 にはメインワード線が8組程度入っている。通常のサプ アレイ10では512/4=128組のメインワード線 が入っている。リダンシサプアレイ1に含まれるセルの 数が通常のサプアレイ10のそれよりずっと少ないので 大きさもずっと小さい。この8組はどのサプアレイに対しても置換できる。又、各組には4本のワード線が含まれており、それぞれを独立に置換すると合計8×4=32箇所の不良箇所が置換できる。

7 【0011】このように置換用サプアレイを小さくする と、ビット線(図1の27)が短くなり、従ってビット 線の容量に対するセルの容量の比が通常のサプアレイよ り大きくなり、置換セルの動作マージンが通常のセルよ り増す。すると、置換したところが、同様に不良であっ たという確率は減る。

【0012】なお、高速化を狙ったDRAMでは置換セルと被置換セルの両方をセンス動作させ、データとり出し時に切り替えるとよい。そのとき、本発明のように置換セル用のサブアレイを小さく必要最小限にしておくことで消費電流のオーバーヘッドを抑えることができる。

【0013】ここまで、ワード線方向で説明したがビット線方向でも同様のことが言える。

[0014]

【発明の効果】以上説明したように本発明は、置換セルを別のサプアレイにまとめたので行及び列の置換単位を大きくしても面積の増加がおさえられる。また、置換用サプアレイを通常のサプアレイより小さくしたので、置換先のセルの不良を少なくでき、置換アドレスをアクセスしたときの電流の増加が少ない。さらに、置換用セルをキップの中心にもってこれるので置換アドレスをアクセスしたときのアクセス遅れが少ない。

【図面の簡単な説明】

【図1】本発明の実施例を示す図である。

【図2】2重ワード線の構成図である。

【図3】従来例を示す図である。

### 【符号の説明】

- 1 ローリダンダンシセルアレイ
- 2 カラムリダンダンシセルアレイ
- 3 リダンダンシ用センスアンプ列
- 50 4 リダンダンシ用ワードドライバ列


(3)


特開平6-196656

10 通常のサプアレイ

3

【図1】






(4)

特開平6-196656

【図3】



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号 7210-4M FΙ

H01L 27/10 325 N

技術表示箇所